PATENT ABSTRACTS OF JAPAN

(11) Publication number: 03032048 A

(43) Date of publication of application: 12.02.91

(51) Int. CI

H01L 23/50 H01L 21/52

(21) Application number: 01167390

(22) Date of filing: 29.06.89

(71) Applicant:

SEIKO EPSON CORP

(72) Inventor:

SHINODA TOKUO


(54) SEMICONDUCTOR DEVICE

(57) Abstract:

PURPOSE: To decrease the quantity of distortion arising in molding so as to reduce the breakdown of a semiconductor device by lessening the area of an island part within a lead frame where the semiconductor device than the bottom area of the semiconductor element.

CONSTITUTION: A semiconductor device 4 is placed at an island part 7, which has the area smaller than the bottom area of a semiconductor device 4, and after being connected electrically with a lead by a wire 6, this is molded with mold resin 14. By this constitution, the quantity of distortion arising by the difference of thermal expansion coefficient between the semiconductor device 4 and the island part 7 at the time of molding can be decreased, so the breakdown on the side of the semiconductor device 4 weak in mechanical strength can be reduced.

COPYRIGHT: (C)1991,JPO&Japio



⑩日本国特許庁(JP)

10 特許出願公開

母 公 開 特 許 公 報 (A) 平3−32048

(1) Int. Cl. 5

識別配号 广内整理番号

@公開 平成3年(1991)2月12日

H 01 L 23/50 21/52 U 9054-5F A 8728-5F

審査請求 未請求 請求項の数 1 (全4頁)

公発明の名称 半導体装置

67特 願 平1-167390

20出 頭 平1(1989)6月29日

加発明者 信田

山形県酒田市大字十里塚字村東山166番地 3 東北エブソ

ン株式会社内

勿出 願 人 セイコーエブソン株式

東京都新宿区西新宿2丁目4番1号

会社

配代 理 人 弁理士 鈴木 喜三郎 外1名

咡

[従来の技術]

発明の名称
半導体装置

2. 特許請求の範囲

半導体索子を載置するリードフレーム中のアイ ランド部が、約記半導体素子の底面積よりも小さ いことを特徴とする半導体装置。

3. 発明の詳細な説明

[産業上の利用分野]

本発明は、半導体装置の構造に関する。

(発明の概要)

本発明は、半導体素子が設置されるアイランド 部の面積を、半導体業子の底面積よりも小さくす ることにより、モールド時、アイランド部と、半 導体素子の熱膨張係数の違いによって生ずる、ア イランド部と半導体素子間の歪を小さくし、もっ て半導体素子の破損を低減するものである。 世来技術における半導体装置は、技術とその高信頼化・全自動化(応用技術出版株式会社発行、 1988年5月29日発行)のP125等に記載されている。その概要は、搭載する半導体業子の大きさよりも、少なくとも片刻数分の一ミリメートル以上を加えたアイランド部を有する。

[発明が解決しようとする課題]

近年、高集密化にともなう半導体素子の大型化によって、その半導体素子が載度されるリードフレームのアイランド部も大きくなる傾向がある。しかし就会の従来技術では、モールド時、アイランド部と半導体素子の制度である。というでは、アイランド部に比べて機械的強度が弱いる。というで、アイランド部に比べて機械的強度が弱いる。そのまずないので、その目的とするところは載量を解決しまった場合でも、半導体素子が大きくなった場合でも、半導体素子の環が低減できる半導体装置を提供するところに

ある.

【世籍を解決するための手段】

本発明の半導体装置は、半導体常子を截置する リードフレーム中のアイランド部の面積かつ、 額 記半導体常子の底面積よりも小さいことを特徴と する。

(作用)

(寒 塩 例)

以下本発明の実施例を図面に基づいて提明する。第1図は本発明の実施例を示す半導体装置の 断面図である。先ず本発明の半導体装置13の構成について詳述すると、2はリードアイランド部

心臓部となるものである。5は、猪子であり、前 紀半導体素子4の主表面に複数設けられるもので ある。6は、ワイヤであり、前記半導体業子4の 端子 5 と、所定のリード 3 とを電気的に接続する 為のものである。7は、アイランド郎であり、半 導体素子 4 が截置されるもので、前記半導体素子 4の、底面積よりも小さい主表面積になってい る。8は、ヒートプロックであり、ワイヤボンデ ィング時に、半導体素子4、アイランド部7及び リード3を支持すると共に、それらを加熱するた めのもので、上下動可能になっている。9は、凹 部であり、ワイヤボンディング時に、蘇起アイラ ンド郎7が入り込む大きさになっている。特に本 実路例では、ヒートプロック8によって、半導体 素子4の裏面外周部分を、直接支持(加熱)し得 るようになっている。10は、キャピラリーであ り、ワイヤポンディング時、ワイヤをガイドする 為のもので、図示しないポンディングアームに取 付けられている。11はワイヤであり、前記キャ ピラリ10を通って、その先端部には、図示しな を示し、リードフレーム 2 はリード3 とアイランド部7 とから構成されている。 4 は半導体素子でありアイランド部7 に搭載されており、アイランド部7 の面積は半導体素子 4 の底面積より小さく 形成されている。6 はワイヤであり半導体案子 4 の塊子 5 とリード3 とを電気的に接続している。 1 4 は半導体素子 4、アイランド部7、リード3 およびワイヤ等をモールドする樹脂である。

次に本発明の半導体装置の製造装置及び製造方法について設明する。

第2 図は、本発明の一実施例である半導体装置 の製造技術における、ワイヤボンディング装置 の、ボンディング部を示す機略断面図である。

第1回において、1は、図示しないワイヤボンディング装置の、ボンディング部を示す。2は、リードフレームを示し、ワイヤボンディング後のものである。3は、リードであり、後述する平平 ランド部を囲むように配置され、後述する半導体素子の内部と、その外部との導通をとる為のものである。4は、半導体素子であり、半導体装置の

い放電トーチによって、ポール12が形成されて いス

第1回において、半導体素子4の底面積よりも 小さい面積を有するアイランド部でに半導体素子 4 を設置したものを、図示しないワイヤボンディ ング装御のポンディング部1に搬送する。ポンデ ィング部1において、ヒートプロック8が上昇 し、リード3、アイランド部7、さらに半導体素 子4の裏面外周部分を支持し、加熱する。リード 3、及び半導体素子が所定温度まで加熱される と、先端にボール12が形成されたワイヤ11を 通したキャピラリ10が、第一ポンディング点で ある半導体素子4の嫡子5に向けて下降し、嫡子 5上にワイヤが圧着される。この時、靖子5の下 には、アイランド部7がない状態であるが、その 部分は、ヒートブロック8に支持されている為、 坐道は電子4の経面度よりも大きいアイランド部 に載置されたものと何ら変りなく、ワイヤがポン ディングされる。それゆえ、半導体素子に破損が 生じることを低減して、ワイヤポンディングでき

ろものである.

ところで、第一ポンディング点としての嫡子5 .にワイヤがポンディングされると、キャピラリ1 0 は上昇した後、第二ポンディング点としてのり ード3側に移動して第二ポンティング点にワイヤ がポンディングされる。次にキャピラリ10が若 干上昇した後、キャピラリ10の上方に設けられ たクランパ(図示せず)でワイヤ11をクランプ し、キャピラリ10と共にクランパが上昇して、 第二ポンディング点としてのリードろから、ワイ ヤが引きちぎられる。その後、キャピラリ10先 雄から突出したワイヤ11に対し、図示しない放 電トーチからの放電で、ポール12が形成され、 次のポンディング点である端子5上方にキャピラ リが移動して、前記と同様にしてワイヤポンディ ングが繰り返される。このようにして、風次ワイ ヤがポンディングされ、ワイヤポンディングが終 アナる.

次に、モールド工程でモールドされることになるが、第2図に示すように、アイランド部7の主

減できないこととなり、アイランド郎に比べて機 彼的強度が弱い半導体素子の破損が低減できると いう効果を有する。

また、前述したように、半導体素子が大型化しても、半導体素子に加わるモールド時の意を低減できる為、半導体素子が大きいものであっても、 半導体素子の破損を低減して、製造できるという 効果も有する。

4. 図面の簡単な説明

第1回は、本発明の一実施例である半導体装置 を示す、概略断面図。

第2回は、本免明の一実施例である半導体装置の製造技術における、ワイヤボンディング装置の、ボンディング部を示す吸略が面図。

1・・・ポンディング部

2 . . . リードフレーム

3

4・・・半導体電子

表面(半導体素子4が截置される面)の面積が、半導体素子4の底面(アイランド部7と接する面)の面積よりも小さくなっている。それゆえ、半導体素子4の底面も大きいアイランドのでは、サードフレームを用いて現立てられたものに比べ、モールド時、半導体素子とアイランドのの放在と、アイランド部の膨張、収益子とアイランド部の度合と、アイランド部の膨張、収益子とアイランド部の防力をによって生ずる。半導体素子とアイランド部に比べて機械的強度が弱いと、半導体素子の破損子が大きるものである。これにより、半導体素子が大きくなった場合でも、半導体素子のは振光子が大きなった場合でも、半導体素子に加たる。これにより、半導体素子をして、半導体薬量の製造を行なうことができることになる。

(発明の効果)

以上述べたように本発明によれば、半導体素子 が設置されるアイランド部の面積を、半導体素子 の底面積よりも小さくしたことで、モールド時に 生ずる、半導体素子とアイランド部の間の虱が低

5・・・ 選子

6 . . . 717

7・・・アイランド部


8・・・ヒートブロック


13・・・半導体装置

14・・・モールド街腹

LI E

出願人 セイコーエブソン株式会社 代理人 弁理士 鈴 木 喜三郎 (他1名)





第2回